




Universidade Estadual de Feira de Santana
Departamento de Tecnologia
Curso de Engenharia de Computação
Disciplina: TEC499 - Sistemas Digitais
Professor: Angelo Duarte



COPROCESSADOR GRÁFICO EM FPGA

Bruna de Almeida Nascimento
Carlos Daniel da Silva Jesus
Diego Mercês Almeida

FUNDAMENTAÇÃO E ARQUITETURA

Datapath vs Controle

Todo motor gráfico possui um Datapath (que calcula endereços e compara coordenadas) e um Controle (que decide o que fazer). A separação garante organização da arquitetura.


ROM vs RAM

Aplicando hierarquia de memória: dados visuais fixos (arte dos tiles e sprites) são gravados em ROM (.mif). Dados reconfiguráveis (posição no mapa) vão para a RAM.

Sincronismo VGA

Base de tempo dividida para 25MHz a partir do oscilador interno. Executa a compensação lógica pela duplicação 2x2 para a resolução de vídeo final.

DIAGRAMA DE BLOCOS DE ALTO NÍVEL



FLUXO DE UM PIXEL

- **Varredura:** O controlador_vga anuncia: "agora é a vez do pixel físico (X,Y)".
- **Escalonamento:** (X,Y) é dividido por 2, virando a coordenada lógica repassada aos motores.
- **Cálculo Paralelo:** Background calcula sua cor consultando ROM/RAM; Sprites varrem sua lista buscando colisão com (X,Y); Polígonos testam a Função de Aresta.
- **Composição:** O compositor escolhe a cor com base na prioridade: Polígono > Sprite > Background.
- **Decodificação:** O índice de cor (8 bits) é convertido em formato RGB24bits e enviado ao monitor VGA.

MÁQUINA DE ESTADOS (FSM)

Isolamento

Separação lógica: O datapath de vídeo permanece continuamente ativo gerando pixels, enquanto a manipulação de controle é puramente orientada a eventos.

Estado A

O sistema ativa o motor de background. Permitindo o controle de direcionamento de rolagem o Tilemap na tela.

Estados B & C

No Estado B, é ativado o motor de sprites, permitindo edições. E no Estado C, ativa-se a interação pontual pelo Rasterizador de Polígonos.

MOTOR DE BACKGROUND

- **Tilemap:** Camada lógica de 40x30 tiles (de 8x8 pixels cada).
- **Hierarquia de Memória:** O mapa lógico reside na *tilemap_ram* (1200 posições). Os desenhos fixos dos padrões ficam na *tile_pattern_rom*.
- **Scroll:** Permite rolagem infinita nas 4 direções utilizando aritmética de *wrap-around* nas bordas.
- **Pipeline de Sincronia:** Como cada leitura leva 1 ciclo, registradores atrasam a posição do pixel (X,Y) para alinhar a leitura do mapa com a leitura da arte final.



Figura 01. Background por Bruna Nascimento.

OPERAÇÃO: ESTADO A (BACKGROUND)

- **Ativação:** SW9 = 0, SW8 = 0
- **SW3:** Rolar cenário para a Esquerda
- **SW2:** Rolar cenário para Baixo
- **SW1:** Rolar cenário para Cima
- **SW0:** Rolar cenário para a Direita
- **KEY0:** Reseta o sistema.




Figura 02. Pinos utilizados na DE1-SOC.

MOTOR DE SPRITES

- **Memória de Atributos:** Controla até 32 entidades simultâneas (16x16 pixels). Os atributos ficam em vetores de registradores internos, não em uma RAM, facilitando o acesso num único ciclo.
- **Regra de Prioridade:** Um laço varre os IDs do 0 ao 31; o primeiro colocado na memória é o de maior prioridade.
- **Transparência:** O índice de cor 0 é reservado como transparente.




Figura 03. Sprites por Bruna Nascimento e Carlos Daniel.

OPERAÇÃO: ESTADO B (SPRITES)

- **Ativação:** SW9 = 0, SW8 = 1
- **SW[4:0]:** Seleção do Sprite a editar (0 a 31)
- **SW[7:5]:** Transparência (SW7) e Espelhamento Horizontal/Vertical (SW6/SW5)
- **KEY1:** Alterna eixos direcional (X ou Y)
- **KEY[3:2]:** Movimenta o Sprite (esquerda/direita ou cima/baixo)
- **KEY0:** Reseta o sistema.




Figura 04. Pinos utilizados na DE1-SOC.

RASTERIZADOR DE POLÍGONOS

Aritmética Inteira

Os Triângulos são preenchidos através do teste de Edge Functions (Funções de Aresta), demandando apenas somas e multiplicações inteiras.

Captura de Vértices

Neste modo, um cursor lógico (um pixel branco isolado) passeia pela tela. Através de um botão físico, registramos 2 vértices (para retângulos) ou 3 (para triângulos) atualizando o polígono desenhado.

OPERAÇÃO: ESTADO C (POLÍGONOS)

- **Ativação:** SW9 = 1, SW8 = 1
- **SW7:** Tipo (0 = Triângulo, 1 = Retângulo)
- **SW[3:0]:** Move cursor (Esquerda, Baixo, Cima, Direita)
- **KEY3:** Marca a posição atual como vértice
- **KEY0:** Reseta o sistema.




Figura 05. Pinos utilizados na DE1-SOC.

DEMAIS MÓDULOS DO SISTEMA

Compositor

Circuito combinacional encarregado da prioridade de renderização das três camadas independentes: Polígono > Sprite > Background.

Tabela de Cores


Não usa RAM dedicada: o índice processado em 8 bits codifica os valores diretos no formato RGB332.

LIMITAÇÕES E TRABALHOS FUTUROS

Troca de Paleta

Os sprites e os polígonos não tem implementação para troca de paleta de cores o projeto atual.

HORA DOS TESTES



REFERÊNCIAS

DAUM, Michael. Terasic DE1-SoC Development and Education Board. RocketBoards, 2016. Disponível em: <https://www.rocketboards.org/foswiki/Documentation/TerasicDE1SoCDevelopmentAndEducationBoard>. Acesso em: 08 set. 2026.

TERASIC. DE1-SoC User Manual, rev. F. Terasic Technologies Inc., [S.l.], 2018

